Verfügbare Informationen zu "Speicher Chips"
Qualität des Beitrags: Beteiligte Poster: Kevin-Gilke - Matthi Forenurl: Klick aus dem Unterforum: Lernfeld 4 Antworten: 4 Forum gestartet am: Montag 20.06.2005 Sprache: deutsch Link zum Originaltopic: Speicher Chips Letzte Antwort: vor 18 Jahren, 2 Monaten, 4 Tagen, 15 Stunden, 18 Minuten
Alle Beiträge und Antworten zu "Speicher Chips"
Re: Speicher Chips
Kevin-Gilke - 27.02.2006, 18:41Speicher Chips
Speicher Chips
Wenn man nun eine Zahl, die ja aus mehreren Bits besteht, speichern will, dann braucht man pro Bit ein D-FF. So eine Sammlung von D-FFs mit einem gemeinsamen clk Signal nennt man ein Register. In so ein Register passt eine Variable. Und damit haben wir ein Konzept das jeder Programmierer kennt. Rechnen tut man ja indem man varible = variable OP variable; macht, oder Varianten davon (Konstanten sind wie Variablen, aber aus dem Program zu lesen, statt berechnet).
Will man mehrere Variablen (braucht ja jedes normale Program) so muss man eine ganze Sammlung Register haben, inklusive einem grossen n:1 Multiplexer zum aus ihnen auswählen. Das ganze ergibt dann zusammen einen Speicher. Neben dem, dass der Speicher in Bitgruppen Daten speichert, braucht er auch eine weitere Bitgruppe von n Bits um den Multiplexer zu ansteuern. Diese Bitgruppe nennt man die Adresse.
Jede Variable entspricht einer Speicherstelle, Array Variablen einer Serie von gleich grossen Speicherstellen. Variablennamen sind nichts anders als Symbole für die Adressnummer der Speicherstelle dieser Variable.
Da Adressen durch Bits representiert sind, kann man Adressen auch im Speicher als Daten abspeichern. Es ist dann möglich eine Adresse aus einer Variablen zu holen, in ein Register zu laden, mit dessen Inhalt den Speicher erneut zu addressieren, und mit den Daten die dann ausgewählt sind zu arbeiten. Sowas nennt man indirekte Addressierung. Die dafür benutzten Variablen sind die allseits bekannten und oft nicht verstandenen Pointer.
Heute gibt es 2 Sorten Speicher Chips:
SRAM: schnell, aber aufwendig. Braucht pro Bit 6 Transistoren, 4 davon die beiden Spannungsteiler des Flipflops (Mitte), 2 zum die anstossen (an den Rändern):
bit=0 für diese Spalte bit=1
| |
-)|(----------------------------)|(---- 5V
| | | |
| `-| |-' | ein SRAM Speicherbit
| ||-. .-|| |
| .-| | | |-. | in beiden Richtungen
| | | | | | horizontal und vertikal
|--. .--+----|-..-|----+--. .--| viele Male wiederholt
| | | | | /\ | | | | |
| ----- `-| |/ \| |-' ----- |
| --- ||-' `-|| --- |
| | .-| |-. | |
| | | | | |
-)|(----------------------------)|(---- Auswahl der Zeilen
| | | |
-)|(----------------------------)|(---- 0V
| |
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ Gesammtstruktur vom SRAM
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ Z = Zellen wie oben
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ A = Auswahl der Zeilen
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ B = Bits auslesen oder
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ einschreiben
BBBBBBBBBBBBBBBBSSBBBBBBBBBBBBBBBB S = Steuerung des Chips
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ Beispiel:
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ 6264, 64kBit = 65536 Bit
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ organisiert als 8kx8bit
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ 256 Zeilen a je 32*8Bit
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ
ZZZZZZZZZZZZZZZZAAZZZZZZZZZZZZZZZZ
Welche der Zeilen "aktiv" ist, wird von einer Hälfte der Adresse bestimmt. Die Spalte die "angeschubst" wird, hängt von der anderen Adresshälfte ab, und ob eine 1 oder 0 gespeichert werden muss. SRAM wird im Prozessor für Register und Caches benutzt, ebenso in externen Cache Chips
DRAM: langsam, aber einfacher. Braucht pro Bit aber nur 1 Transistor zum ansteuern und 1 Kondensator (C):
bit f Spalte 0V
| |
| || | ein DRAM Speicherbit
|--. .----||--|
| | | || | wie SRAM wiederholt
| ----- C | ebenso A, B und S
| --- |
| | |
| | |
-)|(-----------)|(---- Zeilenauswahl
| |
Alle C einer Zeile werden zusammen geladen und entladen. Um eins zu ändern muss die ganze Zeile geholt werden, das eine Bit ersetzt, und die Zeile zurückgeschrieben werden (Lesen leert die Kondensatoren, also löscht alle Bits, also müssen alle neu geschrieben werden). Das ist der Grund warum DRAM langsam ist. DRAM wird in den SD-RAM Chips auf den DIMMs benutzt. Der Cache (aus SRAM) soll die Langsamkeit vom SDRAM (und den Leitungen) verstecken, indem er (hoffentlich) die häufig benutzten Daten beinhaltet. Ausserdem tut der Cache gleich einen Block von 4 oder 8 Speicherstellen holen, damit man nur jedes 4te oder 8te Mal warten auf die DRAMs muss
Weil Speicher mit einem x:1 Multiplexer ausgewählt wird, der mit n Bits an Auswahl Signalen angesteuert wird (also ein (2^n):1 Multiplexer), haben Speicher Chips auch immer 2^n Bits Grösse, und das ergibt die bekannte Grössenserie 2^10 = 1024 = 1k, 2^20 = 1048576 = 1M, 2^30 = 1073741824 = 1G.
Melchior.
Hier könnt ihr es runterladen: http://melchior.cabal4u.de/daten/schule/schroll/Speicher Chips.doc
Re: Speicher Chips
Kevin-Gilke - 27.02.2006, 18:54
Was heißt "Refresh-Rate" und "Selbstrefresh" ?
Ein Speichermodul besteht aus elektrischen Zellen. In einem Auffrischprozess werden diese Zellen, die im Chip in Reihen angeordent sind, wiederaufgeladen. Der Auffrischzyklus erstreckt sich immer auf eine bestimmte Anzahl dieser Reihen, die aufgefrischt werden müssen.
Die üblichen Auffrischzyklen erstrecken sich über 2K, 4K und 8K. Der Auffrischzyklus bestimmt zusammen mit der Auffrischperiode, wie oft eine Auffrischung erforderlich ist; diese wird auch als Auffrischrate bezeichnet.
Bei gleicher Auffrischperiode müssen 4K-Auffrischabschnitte häufiger aufgefrischt werden als 2K-Abschnitte; bei gleicher DRAM-Größe verbrauchen 4K-Auffrischabschnitte weniger Energie als 2K-Abschnitte.
Einige speziell konstruierte DRAMs haben eine sog. Selbst-Auffrischung, die es den Speicherbauteilen ermöglicht, sich unabhängig vom Prozessor oder externen Auffrischschaltungen selbsttätig aufzufrischen.
Die Selbst-Auffrischung, die in die DRAM-Module selbst eingebaut ist, spart Energie und wird deshalb üblicherweise in Notebooks eingesetzt.
Re: Speicher Chips
Matthi - 27.02.2006, 19:15
wie hieß denn die aufgabe genau?
bei uns hinten hat man garnix mitbekommn bei seinen dialogen mit der 1. reihe ...
Re: Speicher Chips
Kevin-Gilke - 28.02.2006, 11:11
Ich muss sagen der oben stehende Text ist total scheiße !!
Denn
1. Ist er scheiße geschrieben
2. Kann man damit nicht viel anfangen
und 3. sagt er kaum was über den speicher aus.
Aber egal hier habt ihr was über das Pageing:
Als Paging (englisch page – Speicherseite) oder deutsch Kachelverwaltung bezeichnet man eine Methode der Hauptspeicherverwaltung durch Betriebssysteme. Dabei wird häufig aus Effizienzgründen die sogenannte Memory Management Unit des Prozessors eingesetzt, sofern der Prozessor eine solche bereitstellt.
Gelegentlich wird der Begriff Paging synonym mit der gesamten virtuellen Speicherverwaltung gebraucht. Dieser Sprachgebrauch ist jedoch unpräzise, da das Paging nur einen - wenn auch zentralen - Aspekt der virtuellen Speicherverwaltung ausmacht.
Zu unterscheiden ist das Paging jedoch deutlich vom Swapping, da letzteres nicht nur einzelne Speicherseiten, sondern praktisch vollständige Prozesse auslagert. Das Paging ist trotz einer häufig unpräzisen Bezeichnung der Auslagerungsdatei als Swap-Datei heute das bei modernen Betriebssystemen vorherrschende Verfahren zur Speicherverwaltung von Prozessen.
Funktionsweise
Beim Paging werden logischer Speicher und physikalischer Speicher unterschieden. Der logische Speicher beschreibt die Organisation des Hauptspeichers aus Programmsicht. Der physikalische Speicher ist durch den verfügbaren Hauptspeicher sowie ggf. zusätzlichen ausgelagerten Speicher (z.B. in Form einer Auslagerungsdatei) gegeben. Man unterteilt den logischen Speicher in gleich große Stücke, die man als Seiten (engl. „pages“) bezeichnet. Auch der physikalische Speicher ist derart unterteilt - hier nennt man die einzelnen Stücke Seitenrahmen oder auch Kacheln (engl. „frames“). Eine Seite passt genau in einen Seitenrahmen. Um Seiten und Seitenrahmen einander zuordnen zu können, wird eine Seitentabelle verwendet. Dementsprechend existiert für jeden Prozess eine derartige Seitentabelle. Nun wird klar, warum hier keine externe Fragmentierung im Hauptspeicher mehr auftreten kann: Zwar ist der logische Speicher weiterhin zusammenhängend, im physischen Speicher können die benachbarten Seiten jedoch in weit von einander entfernt liegenden Seitenrahmen abgelegt werden. Die Reihenfolge der Seitenrahmen ist damit beliebig und somit ist es nicht mehr sinnvoll, von Lücken und damit von externer Fragmentierung zu sprechen.
Da die Zugriffszeit auf einzelne physische Speicherzellen immer identisch ist, müssen keine Effizienzeinbußen in Kauf genommen werden. Da bei diesem Verfahren der Zugriff auf die Seitentabelle sehr häufig ist, verwenden moderne Prozessoren zu diesem Zweck in der Regel spezielle Hardware-Register, die sogenannte Memory Management Unit. (Dieser Artikel liefert zusätzliche detaillierte Informationen über die Verwendung der Seitentabelle.)
Melchior.
Findet ihr auf der Seite:
http://de.wikipedia.org/wiki/Paging
Mit folgendem Code, können Sie den Beitrag ganz bequem auf ihrer Homepage verlinken
Weitere Beiträge aus dem Forum Untitled
Geburtstag und ICQ - gepostet von Kevin-Gilke am Donnerstag 22.12.2005
Projektmanagement in der Phase "Projektdefinition" - gepostet von B166ER / Matthias.Fux am Mittwoch 22.02.2006
Ähnliche Beiträge wie "Speicher Chips"
mobile Speicher!! - chef (Dienstag 16.11.2004)
[Sony Ericsson] SMS Speicher erhöhen - merowinger (Montag 02.04.2007)
Skript Speicher erhöhen? - Bajuware (Freitag 06.10.2006)
speicher - KaKtiK (Samstag 23.04.2005)
Biz & Chips - JMR (Sonntag 11.11.2007)
Verkaufe Mainboard + Cpu + Speicher auch einzeln - lbultra (Samstag 11.12.2004)
!!Apacer Speicher DDR400!! NICHT KAUFEN - steiner (Donnerstag 06.07.2006)
Produktion der Wii-Chips gestartet - H.A.M.M.E.R (Freitag 08.09.2006)
Statue oder Speicher - kungfufighter (Samstag 10.12.2005)
Speicher Lan und Alpha Lan - drhsifu (Dienstag 28.06.2005)